代理普冉PY32F072VB

PY32F072VB

11/67 2.5. 电源管理 2.5.1. 电源框图 RTC IWDG PWR_Acon RCC_Acon LSE ADC COMP IO_CTRL VCC VCCA IO Ring CPU Core/Digital Peripherals VCC domain VCCIO domain VCCA domain FLASH VR HSE VDDA domain LPTIMER HSI VCCIO LSI HSI_10M SRAM PWR_CR1[18] VDDP VDDA VDDA (1.2v/1.0v) PLL BG POR PDR BOR PVD PMU VDDD domain VDDD(1.2v/1.0v) (0.7V/0.8V/0.9v) VDD1 VDDD VCCA DAC OPA 图 2-2 电源框图 表时钟系统 CPU 启动后默认系统时钟频率为 HSI 8MHz，在程序运行后可以重新配置系统时钟频率和系统时钟源。可 以选择的时钟有：  一个 4/8/16/22.12/24 MHz 可配置的内部高精度 HSI 时钟。  一个 32 kHz 可配置的内部 LSI 时钟。  4~32 MHz HSE 时钟，并且可以使能 CSS 功能检测 HSE。如果 CSS fail，硬件会自动转换系统时钟为 HSI，HSI 频率由软件配置，同时 CPU NMI 中断产生。  一个 32.768KHz LSE 时钟。  PLL 时钟，PLL 源可以选择 HSI 和 HSE。如果选择 HSE 源，当 CSS 使能并且 CSS fail 时，关闭 PLL 和 HSE，硬件选择系统时钟源为 HSI。 AHB 时钟可以基于系统时钟分频，APB 时钟可以基于 AHB 时钟分频。AHB 和 APB 时钟频率较高为 72MHz